PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-121615

(43)Date of publication of application: 30.04.1999

(51)Int.CI.

H01L 21/768

(21)Application number: 09-291738

(71)Applicant: SONY CORP

(22)Date of filing:

08.10.1997


(72)Inventor: KOYAMA KAZUHIDE


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce plug resistance, increase electromigration resistance and reduce reactor of wirings, even in a borderless structure type wiring layout.

SOLUTION: This manufacturing method comprises forming plugs with an Al film 21, etching a Cu film 23 to form a wiring pattern with a TiN/Ti film 22 used as an etching stopper, and etching this film 22 to form a wiring pattern with the Al film 21 used as an etching stopper. As a result, if a wiring pattern should deviate from the positions of vias 17 during patterning for the wiring as much as the Al film 21 to be plugs is exposed, the plugs can be etched to restrain their cross sectional apeas from being reduced.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

1700-0073 -00KP-AJ 103. 9.29

Copyright (C); 1998,2003 Japan Patent Office

(19) E 本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番刊

特開平11-121615

(43)公開日 平成11年(1999)4月30日

(51) Int.CL*

HOIL 21/768

政別記号

F i

H01L 21/90

審査請求 米請求 請求項の数8 FD (全 6 月)

(21)出腳條時

(22) 出版日

特願平9-291738

平成9年(1997)10月8日

(71)出版人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小山 一英

東京都島川区北島川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 土足 勝


(54) 【発明の名称】 半導体装置及びその製造方法


(57)【要約】

【課題】 ボーダレス構造の配線 レイアウトでもブラグ の抵抗を低く且つエレクトロマイグレーション耐性を高

くし、また、配線の低抵抗化を可能にする。 【解決手段】 AI膜21でブラグを形成し、TiN/ Ti膜22をエッチングストッパにしてCu膜23を配 線のパターンにエッチングし、AI関21をエッチング ストッパにしてTIN/TI関22を配貌のパターンに エッチングする。このため、配線のパターニングに際し て配線のパターンがピアホール17から位置すれしてブ ラグであ るAI駅21が露出しても、ブラグがエッチングされてその断面はが退少することを抑制することがで きる.







【特許請求の範囲】

【請求項 1】 絶縁期に設けられている接続孔をA(含 有限で埋める工程と、

前記A + 含有限とはエッチング特性が異なる第1の適更限とこの第1の基理限とはエッチング特性が異なる第2の基理限とを前記給縁限上及び前記A + 含有限上に順次に形成する工程と、

前記第1の塔電概をエッチングストッパにして前記第2の塔電機を配線のパターンにエッチングする工程と、前記A + 合有機をエッチングストッパにして前記第1の 塔電機を前記配線のパターンにエッチングする工程とを 具備することを特徴とする半路体装置の製造方法。

【請求項 2】 前記AI含有限を選択 CV D法で前記接 請孔内に形成することを特徴とする請求項 1記載の半導 体装置の製造方法。

【請求項 3】 弗素を含むガスを用いるドライエッチングによって前記第1の導電限に対する前記エッチングを行うことを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項 4】 TiNまたはTiONを少なくとも一部に合む限を前記第1の基準限として用いることを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項 5】 Cu含有限を前記第2の築電限として用いることを特徴とする請求項 1記載の半導体装置の製造方法

【請求項 5】 絶縁膜に設けられている接続孔をAI含 有限が埋めており、

前記AI含有限とはエッチング特性が異なる下層側の第1の姿電限とこの第1の姿電限とはエッチング特性が異なる上層側の第2の姿電限とから成る配線が前記AI含有限の表面の一部を覆っており、

前記A:含有膜のうちで前記配線に覆われている部分と 覆われていない部分との段差が前記第2の基重膜の厚さ の10%以下であることを特徴とする半導体装置。

【請求項 7】 T(NまたはTiONを少なくとも一部に合む限が前記第1の導電限になっていることを持数とする請求項 6記載の半導体装置。

【請求項 8】 Cu含有限が前記第2の導電限になっていることを特徴とする請求項 6記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願の発明は、接続孔を介して配線が下層の被接続領域に電気的に接続されている半速体装置及びその製造方法に関するものである。 【0002】

【従来の技術】コンタクトホールやビアホール等の接続 孔の径が半導体装置の微細化に伴って縮小されても、層間絶縁耐圧の確保等のために層間絶縁限は薄膜化されに くいので、半導体装置の微細化に伴って接続孔のアスペ クト比が上昇している。このため、配線を形成するため のAI限やAI合金限をスパッタ法で形成すると、シャドウイング効果のために接続孔の特に底部近傍にAI限やAI合金限が形成されにくくて、配線が断線し息い。【0003】そこで、この断線を防止するために、CVD法で堆積させたW限から成るプラグで接続孔を進めてから、配線を形成するためのAI限やAI合金限を堆積させる方法や、高温スパッタ法やリフロー法や高圧リフロー法等によって、配線を形成するためのAI限やAI合金限をアスペクト比の高い接続孔内にも埋め込む方法が考えられている。

【0004】 - 方、図2は、半導体装置における追案構造の配線レイアウトを示している。この配線レイアウトにおける配線 1 1は、パターニング時に接続孔 1 2 から位置すれしても、接続孔 1 2 を介して下層の被接続領域に確実に電気的に接続される様に、接続孔 1 2 の周囲に余給部として幅 1 0 0 n m程度の縁部 1 1 6 を有している

【0005】しかし、図2に示した退常構造の配線レイアウトでは、配線11が縁部116を有しているので、 接続孔12が配線11のピッチの方向に並んでいなくて も縁部118の幅だけ配線11のピッチが広くなり、接 続孔12が配線11のピッチの方向に並んでいれば縁部 118の幅の2倍も配線11のピッチが広くなって、半 準体装置の微細化に不利である。

【0006】このため、図3に示す様に、配線11が緑部11eを有していない所謂ボーダレス構造の配線レイアウトが考えられている。このボーダレス構造の配線レイアウトでは、配線11のピッチが配線11の幅を配線11間の間隔との和だけになるので、半導体装置の微細化に有利である。

[0007]

【発明が解決しようとする課題】ところが、W限から成るプラグで接続孔が埋められていると、AI限やAI合金限で接続孔が埋められている場合に比べて、接続孔内の抵抗が2倍以上になるので、半導体装置の高速化及び低消費電力化に不利である。

【〇〇〇8】一方、配線を形成するためのAI膜やAI合金限で接続孔を埋め、且つ、図3に示したボーダレス構造の配線レイアウトを採用した場合において、配線1カパターングに隠してこの配線11のパターンが接続112から位置すれずると、図4に示す様に、配線1カパターニングに隠して接続112内のAI膜やAI合金限もエッチングされてその断面域が過少する。

【0009】この結果、配線11のうちで接続礼12内の部分の抵抗が高くなると共にエレクトロマイグレーション耐性が低くなるので、高速化、低消費電力化及び高信頼性を達成することが困難になって、結局、微細化を達成することも困難になる。高信頼性を同時に達成することが困難であった。とができる半導体装置を提供することが困難であった。

【 O O 1 O 】従って、本題の発明は、ボーダレス構造の配践レイアウトでもプラグの抵抗が低く且つエレクトロマイグレーション耐性が高く、また、配銭の低抵抗化が可能なために、微細化、高速化、低消費電力化及び高度頻性を同時に達成することができる半導体装置及びその製造方法を提供することを目的としている。

[0011]

【課題を解決するための手段】請求項 1に係る半導体装置の製造方法では、AI含有限で接続孔内のブラグを形成し、矩線限上及びAI含有限上に第1及び第2の基電限を順次に形成し、第1の基電限をエッチングストッパにつて第2の基電限を配数のパターンにエッチングし、AI含有限をエッチングストッパにして第1の基電限を配数のパターンにエッチングする。

【.0012】 このため、低抵抗であるがAI含有限に対するエッチング選択比の低い限を第2の導電限として用い、且つ、配線のパターニングに際して配線のパターンが接続孔から位置すれして接続孔内のブラグであるAI を根が露出しても、ブラグがエッチングされてその場面積が減少することを抑制することができる。

面接が選少することを抑制することができる。 【0013】従って、ボーダレス構造の配線レイアウト を採用しても低抵抗で且つエレクトロマイグレーション 耐性の高いプラグを形成することができ、また、配線の 上層側の第2の容・順として低抵抗の導電限を用いることができて低抵抗の配線を形成することができる。

【〇〇14】請求項 2に係る半導体装置の製造方法では、AI含有限を選択CVD法で接続孔内に形成するので、ブランケットCVD法の様にAI含有限の形成に先立って接続孔内を含む下地上に密高層を形成しておく必要がなく、第1の導電限とはエッチング特性が異なるAI含有限のみで接続孔内のブラグを形成することができる

【〇〇15】このため、配線のバターニングに隠して配線のバターンが接続孔から位置すれして接続孔内のブラグであるAI含有限が露出しても、ブラグがエッチングされてその断面様が迅少することを確実に抑制することができる。従って、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いブラグを確実に形成することができる。

【0016】諸求項 3に係る半導体装置の製造方法では、弗弗を含むガスを用いるドライエッチングによって第1の導電膜をエッチングするが、AI含有膜は弗無によっては殆どエッチングされない。

【0017】このため、配線のパターニングに際して配線のパターンが接続孔から位置すれして接続孔内のブラグであるAI合有限が露出しても、ブラグがエッチングされてその断面様が減少することを確実に抑制することを研究にある。 ボーダレス 構造の配線 レイアウトを採用しても依括抗で且つエレクトロマイグレーション耐性の高いブラグを確実に形成することができる。

【0018】請求項 4に係る半導体装置の製造方法では、TiNまたはTiONを少なくとも一部に含む餌を第1の導電限として用い、この様な第1の限ではAI含有限に対して高いエッチング選択比を確保することができる。

【0019】このため、配線のパターニングに際して配線のパターンが接続孔がら位置すれして接続孔内のブラグである人」含有限が露出しても、ブラグがエッチングされてその断面積が減少することを確実に抑制することができる。従って、ボーダレス指途の配線レイアットを採用しても低減抗で且つエレクトロマイグレーション耐性の高いブラグを確実に形成することができる。

【〇〇2〇】請求項 5に係る半導体装置の製造方法では、第2の導電膜として〇山含有膜を用いるので、特に低地抗の配線を形成することができる。

【0021】請求項 6に係る半導体装置では、接続孔内のブラグであるAI含有限のうちで配線に覆われている部分と覆われていない部分との段差が配線のうちの上層側の第2の導電限の厚さの10%以下であるので、断面積の狭い部分がブラグに少ない。

【〇〇22】しかも、AI含有限とはエッチング特性が異なる下層側の第1の基準限とこの第1の基準限とはエッチング特性が異なる上層側の第2の基準限とから配線が成っているので、低抵抗であるがAI含有限に対するエッチング選択比の低い限が第2の基準限になっていてもよい。

【〇〇23】このため、ボーダレス構造の配線レイアウトでもプラグの抵抗が低く且つエレクトロマイグレーション開催が高く、また、配線の上層側の第2の基金限が低抵抗の姿電限から成っていてよくて配線の低抵抗化が可能である。

【0024】請求項 7に係る半達体装置では、TiNまたはTiONを少なくとも一部に含む膜が第1の基金膜になっているが、この様な第1の膜ではAI含有膜に対して高いエッチング選択比を確保することができるので、配該の上層側の第2の基金膜を選択する際の幅が広くて配該の低抵抗化が容易である。

【0025】請求項 8に係る半導体装置では、第2の導 ・ 要限が Cu 含有限であ るので、配線の抵抗が特に低い。 【0025】

【発明の実施の形態】以下、多層配線構造の半導体装置及びその製造方法に適用した本願の発明の一実施形態を、図1を参照しながら説明する。この半導体装置を製造するためには、まず、素子分離領域やトランジスタ等の各種半導体業子を従来公知の工程で半導体基振に形成したがある。

【0027】その後、図1(e)に示す様に、パリアメタル限としてのTiN/Ti限13、AI関14及び反射的正限としてのTiN関15を下地の層間絶縁限上に順次に形成し、これらの限を下層側の配線のパターンに

加工する。AI膜14の代わりについ腹等を用いてもよ い。そして、下記の条件のブラスマCVD法で、下層側 の配線上の厚さが750mmであるSi02 限16等を 層間絶縁限として形成する。

【0028】SiO2 膜のプラズマCVD条件

ガス: TEOS=50sccm

压力: 333Pe 高周波電力: 190W 基板加熱温度:400℃

【DD29】その後、直径が250mmであ るピアホー ルのパターンのフォトレジスト (図示せず) をリソグラ フィでSiО2 閧1 6上に形成し、このフォトレジスト をマスクにして、アスペクト比が3. 口であ るピアホー ル17を下記の条件のエッチングでSiO2 膜16に開 孔する.

【0030】SiO2 膜のエッチング条件

ガス: C4 F8 /CO/A r = 1 0/100/200s

C C M 圧力: 6 Pa

高周波電力: 1500W

基板温度:20℃

【0031】次に、フォトレジストを除去し、下地表面 にクリーニング処理を施した後、図1(b)に示す様 に、下記の条件の選択CVD法でピアホール17をAI 瞑21で埋め、このA!膜21でピアホール17内のブ ラグを形成する。AI牌81がピアホール17外にまで 形成された場合は、下記の条件の化学的機械的研磨によ ってピアホール17外のAI関21を除去する。

【0032】A I 膜の選択 CV D条件

原料:水素化ジメチルアルミニウム 【AI(CH3)2

H) n= 0. 11g/分

キャリアガス: H2 = 650sccm

圧力: 266Pe 基板加熱温度:200℃

【OOOS】AI膜の化学的機械的研磨条件

研磨圧力: 100g/cm2

回転数:定盤=30rpm、研磨ヘッド=30rpm

研磨パッド: I C- 1000 (商品名) スラリー: H2 O2 ベース (アルミナ合有)

流量: 100cc/分. 温度:25~30℃

【0034】次に、下記の条件のスパッタエッチクリー こング処理を下地表面に施した後、下記の条件のスパッ タ法でTi膜とTiN膜とを順次に堆積させて、図1 (c) に示す様に、パリアメタル膜として厚さ25/5 n mのTiN/Ti膜22を形成する。なお、Ti膜及 びTi N膜を堆積させるための下記のスパッタ条件は、 TiN/Ti膜13及びTiN膜15の形成にも適用す ることができる.

【0035】スパッタエッチクリーニング条件

ガス: Ar= 100sccm

压力: O. 4Ps エッチング時間: 1分

高周波パイアス:1000V

基板加熱温度:200℃

【0035】 Ti腴のスパッタ条件

ガス: Ar= 100sccm

圧力: 0,4 P a 直流電力: 5kW

基板加熱温度:200℃

【ロロ37】TiN膜のスパッタ条件 ... ガス: Ar/N2 = 20/70sccm

压力: O. 4Ps

直流電力: 12kW 差板加熱温度:200℃

【0038】その後、下記の条件のスパッタ法でCu関 2.3を堆積させ、上記のT i N膜のスパッタ案件で反射 防止限として厚さ30nmのTiN膜24を堆積させ、

更に、上記のSiO2 限のフラスマCVD条件で厚さ2

00mmのSi02 膜25を堆積させる。 【DO39】Cu膜のスパッタ条件

ガス: Ar= 100sccm

压力: 0, 4 Ps 直流電力: 15kW

萎板加熱温度: 100℃

【0040】そして、配線のパターンのフォトレジスト (図示せず) をリソグラフィでSiO2 限25上に形成 し、このフォトレジストをマスクにしてSiO2 膜25 をエッチングした後、フォトレジストを除去する。な

お、配線のパターンのフォトレジストの形成に関して、

ボーダレス構造の配線レイアウトを採用する。 【0041】次に、図1 (d) に示す様に、SiO2 膜

2.5をマスクにして、下記のCu膜のエッチング条件で TiN膜24及びCu膜23をエッチングし、引き続き、下記のTiN/Ti膜のエッチング条件でTiN/

T:関22をエッチングして、上層側の配線を形成す る。なお、Cu脒23のエッチングに隠しては、温度を

正確に制御することが重要である。 【0042】 Cu膜のエッチング条件

ガス: C12/Ar=5/50sccm

圧力: O. 1 Pe

高周波パイアス: 300W

加熱温度:250℃

【ロロ43】TiN/Ti膜のエッチング条件

ガス: C4 F8 /Ar = 50/200sccm

圧力: 2 P s

高周波パイアス: 100W

無加熱

【ロロ44】上記のCu関のエッチング条件では、Cu のエッチング速度がTiNのエッチング速度の 5倍以上 であ るので、TiN/Ti既22のうちの上層側のTi N既でOu既23に対するエッチングを停止させること ができる。つまり、TiN/Ti既22がCu既23の エッチングストッパになっている。

【0045】また、ボーダレス構造の配銭レイアウトのために、上層側の配銭のパターンがビアホール 17から 位置すれして、TiN/Ti 限22のエッチングに伴ってビアホール 17内のAI 限21が露出し、且つ、TiN/Ti 限22を十分にオーバエッチングしても、上記のTiN/Ti 限のエッチング条件ではビアホール 17内のAI 限21 は殆どエッチングされない。

【0046】具体的には、TiN/Ti関22に50%のオーパエッチングを施しても、AI関21のうちでTiN/Ti関22に覆われている部分と覆われていない部分との段26である。つまり、AI関21がTiN/Ti関22のエッチングストッパになっている。

【0047】なお、TiN/Ti限22のうちで主に上層側のTiN限がCu限23のエッチングストッパになっており、TiN/Ti限22のうちの下層側のTi限は上層側のTiN限の形成時におけるAI限21の表面の空化を防止してTiN/Ti限22のうちの上層側のTiN限とAI限21とを低地抗で接続するためのものである。このため、既述の様に、TiN/Ti限22のうちの下層側のTiN限に比べて速くする。

【0048】以上の様な本実施形態では、上層側の配線のパターニングに際して、ビアホール17内のブラグであるAI膜21が殆どエッチングされないので、このAI膜21が殆ど過少せず、低抵抗で且つエレクトロマイグレーション耐性の高いブラクを形成することができる。

【0049】また、ビアホール17内のブラグをAI限 21で形成しているが、上層側の配線は主にC□限23 で形成しており、C□限はAI限よりも抵抗が低く且つ 信頼性が高いので、低抵抗且つ高信頼性の上層側の配線 を形成することができる。

【0050】なお、以上の実施形態は今層配線構造の半 連体装置及びその製造方法に本願の発明を適用して、下 層側の配線と上層側の配線とを接続するためのピアホール 17内にA I 膜2 1から成るプラクを形成しているが、半導体基係の拡散層と配線とを接続するためのコンタクトホール内にプラグを有する半導体装置及びその製造方法等にも本願の発明を適用することができる。

【0051】また、上述の実施形態ではSiO2 膜 16 で層間絶縁膜を形成しているが、BPSG、PSG、BSG、ASSG、SOG、SIN、SiON、SiOF等のSi化合物から成る膜や、製造工程の最高温度が耐熱性を混たす範囲内での非晶質テフロン(poly-tetra-fluoro-ethylene)、BCB(benzo-cyclo-butane)、FIs

re(fluorinated-aryl-ether)等の有機系統議電空材料 から成る限や、以上の関の疑層限等をSiO2 関16の 代わりに用いてもよい。

【0052】また、上述の実施形態ではピアホール17内のプラグをAI限21で形成しているが、AI-のu、AI-Si、AI-Si-Cu、AI-Ge、AI-Si-Ge、AI-Ge、Cu、AI-Cu-Ti、AI-Si-Ti、AI-Sc、AI-Sc-Cu等のAI-Si-Ti、AI-Sc、AI-Sc-Cu等のAI系合金がら成る限をAI限21の代わりに用いてもよい。

【0053】また、上述の実施形態では Co 限 23のエッチングストッパとしてTi N/Ti 限 22を用いているが、Ti ON、W、W N、Ti W、Ti W N、Te、Te N等から成る限やこれらの限の積層限等をTi N/Ti 限 22の代わりに用いてもよい。

【0054】また、上述の実施形態では主にCu限23で上層側の配線を形成しているが、Cu-TiやCu-Zr等のCu系合金、AE、AI、ブラグを形成するための上述のAI系合金等から成る限やこれらの限の後層関等をCu限23の代わりに用いてもよい。【0055】

【発明の効果】請求項 1に係る半導体装置の製造方法では、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを形成することができ、また、低消費を形成することができるので、微細、高速、低消費を力で且つ信頼、性の高い半導体装置を製造することができる。

【0056】請求項 2~4に係る半連作装置の製造方法では、ボーダレス構造の配線レイアウトを採用しても抵抵抗で且つエレクトロマイグレーション耐性の高いフラグを確実に形成することができるので、総細、高速、低消費を力で且つ信頼性の高い半導体装置を確実に製造することができる。

【0057】請求項 5に係る半導体装置の製造方法では、特に低抵抗の配線を形成することができるので、特に高速、低消費電力であ り且つ微細で信頼性も高い半導体装置を製造することができる。

(0058) 請求項 らに係る半導体装置では、ボーダレス構造の配換レイアウトでもブラグの抵抗が低く且つエレクトロマイグレーション耐性が高く、また、配線の低抵抗化が可能であるので、微細化、高速化、低消費電力化及び高信頼性を同時に達成することができる。

【0059】請求項 7に係る半導体装置では、配線の抵抵抗化が否易であるので、高速化及び抵消費電力化を容易に達成することができ且つ微細化及び高信頼性も達成することができる。

【0060】請求項 8に係る半導体装置では、配線の抵抗が特に低いので、特に高速化及び低消費電力化を容易に達成することができ且つ微細化及び高信頼性も達成することができる。